Yeni Orijinal XC18V04VQG44C Spot Stok FPGA Alan Programlanabilir Kapı Dizisi Mantık IC Çip Entegre Devreler
Ürün özellikleri
TİP | TANIM |
Kategori | Entegre Devreler (IC'ler) |
Bay | AMD Xilinx |
Seri | - |
Paket | Tepsi |
ürün durumu | Modası geçmiş |
Programlanabilir Tip | Sistemde Programlanabilir |
Hafıza boyutu | 4Mb |
Gerilim – Besleme | 3V ~ 3.6V |
Çalışma sıcaklığı | 0°C ~ 70°C |
Montaj tipi | Yüzey Montajı |
Paket / Kasa | 44-TQFP |
Tedarikçi Cihaz Paketi | 44-VQFP (10×10) |
Temel Ürün Numarası | XC18V04 |
Belgeler ve Medya
KAYNAK TİPİ | BAĞLANTI |
Veri sayfaları | XC18V00 Serisi |
Çevresel Bilgiler | Xiliinx RoHS Sertifikası |
PCN Eskimesi/ EOL | Çoklu Cihazlar 01/Haziran/2015 |
PCN Parça Durumu Değişikliği | Parçalar Yeniden Etkinleştirildi 25/Nisan/2016 |
HTML Veri Sayfası | XC18V00 Serisi |
Çevre ve İhracat Sınıflandırmaları
BAĞLANMAK | TANIM |
RoHS Durumu | ROHS3 Uyumlu |
Nem Hassasiyet Seviyesi (MSL) | 3 (168 Saat) |
ULAŞIM Durumu | REACH Etkilenmez |
ECCN | 3A991B1B1 |
HTSUS | 8542.32.0071 |
Ek kaynaklar
BAĞLANMAK | TANIM |
Standart paket | 160 |
Xilinx Belleği – FPGA'ler için Yapılandırma Promsları
Xilinx, sistem içi programlanabilir konfigürasyon PROM'larının XC18V00 serisini sunar (Şekil 1).Bu 3,3V ailesindeki cihazlar, Xilinx FPGA yapılandırma bit akışlarını yeniden programlamak ve depolamak için kullanımı kolay, uygun maliyetli bir yöntem sağlayan 4 megabit, 2 megabit, 1 megabit ve 512 kilobit PROM içerir.
FPGA Ana Seri modundayken, PROM'u çalıştıran bir yapılandırma saati üretir.CE ve OE etkinleştirildikten kısa bir süre sonra, veriler FPGA DIN pinine bağlı PROM DATA (D0) pininde mevcuttur.Her yükselen saat eşiğinden sonra kısa bir erişim süresi içinde yeni veriler elde edilebilir.FPGA, konfigürasyonu tamamlamak için uygun sayıda saat darbesi üretir.FPGA Bağımlı Seri modundayken, PROM ve FPGA harici bir saat tarafından saatlenir.
FPGA Master Select MAP modundayken FPGA, PROM'u çalıştıran bir konfigürasyon saati üretir.FPGA, Bağımlı Paralel veya Bağımlı Seçimli MAP modunda olduğunda, harici bir osilatör, PROM ve FPGA'yı çalıştıran yapılandırma saatini üretir.CE ve OE etkinleştirildikten sonra PROM'un DATA (D0-D7) pinlerinde veriler mevcuttur.Her yükselen saat eşiğinden sonra kısa bir erişim süresi içinde yeni veriler elde edilebilir.Veriler, CCLK'nin aşağıdaki yükselen kenarında FPGA'ye saatlenir.Serbest çalışan bir osilatör, Slave Paralel veya Slave Select MAP modlarında kullanılabilir.
Aşağıdaki cihazın CE girişini sürmek için CEO çıkışı kullanılarak birden fazla cihaz basamaklandırılabilir.Bu zincirdeki tüm PROM'ların saat girişleri ve DATA çıkışları birbirine bağlıdır.Tüm cihazlar uyumludur ve ailenin diğer üyeleriyle veya XC17V00 tek seferlik programlanabilir seri PROM ailesiyle basamaklandırılabilir.