Mantık ve Flip Floplar-SN74LVC74APWR
Ürün özellikleri
|
Belgeler ve Medya
KAYNAK TİPİ | BAĞLANTI |
Veri sayfaları | SN54LVC74A, SN74LVC74A |
Özellikli ürün | Analog Çözümler |
PCN Ambalajı | Makara 10/Tem/2018 |
HTML Veri Sayfası | SN54LVC74A, SN74LVC74A |
EDA Modelleri | SnapEDA'dan SN74LVC74APWR |
Çevre ve İhracat Sınıflandırmaları
BAĞLANMAK | TANIM |
RoHS Durumu | ROHS3 Uyumlu |
Nem Hassasiyet Seviyesi (MSL) | 1 (Sınırsız) |
ULAŞIM Durumu | REACH Etkilenmez |
ECCN | EAR99 |
HTSUS | 8542.39.0001 |
Flip-Flop ve Mandal
TaklaVeMandalbilgileri depolamak için kullanılabilen, iki kararlı duruma sahip yaygın dijital elektronik cihazlardır ve bir flip-flop veya mandal, 1 bitlik bilgiyi depolayabilir.
İki durumlu bir kapı olarak da bilinen Flip-Flop (FF olarak kısaltılır), iki durumlu bir flip-flop olarak da bilinir, iki durumda çalışabilen bir dijital mantık devresidir.Parmak arası terlikler, tetikleyici olarak da bilinen bir giriş darbesi alana kadar durumlarında kalır.Bir giriş darbesi alındığında, flip-flop çıkışı kurallara göre durum değiştirir ve başka bir tetikleyici alınana kadar bu durumda kalır.
Darbe seviyesine duyarlı mandal, saat darbesi seviyesinin altında durumu değiştirir, mandal seviyeyle tetiklenen bir depolama birimidir ve veri depolama eylemi, yalnızca mandal içeride olduğunda giriş sinyalinin seviye değerine bağlıdır. etkinleştirme durumu, çıkış veri girişiyle birlikte değişecektir.Mandal, flip-flop'tan farklıdır, verileri mandallama değildir, tıpkı tampondan geçen sinyal gibi, çıkıştaki sinyal giriş sinyaliyle birlikte değişir;mandal sinyali bir mandal görevi gördüğünde veriler kilitlenir ve giriş sinyali çalışmaz.Mandala aynı zamanda şeffaf mandal da denir; bu, mandallanmadığında çıkışın girişe karşı şeffaf olduğu anlamına gelir.
Latch ve flip-flop arasındaki fark
Latch ve flip-flop, çeşitli zamanlama mantık devrelerini oluşturmak için temel cihazlardan biri olan, hafıza fonksiyonlu ikili depolama cihazlarıdır.Aradaki fark şudur: mandal tüm giriş sinyalleriyle ilgilidir, giriş sinyali değiştiğinde mandal değişir, saat terminali yoktur;flip-flop saat tarafından kontrol edilir, yalnızca saat geçerli girişi örneklemek ve çıktıyı oluşturmak için tetiklendiğinde.Elbette hem latch hem de flip-flop zamanlama mantığı olduğundan, çıkış sadece mevcut girişle değil aynı zamanda önceki çıkışla da ilişkilidir.
1. mandal senkron kontrolle değil seviyeyle tetiklenir.DFF, saat kenarı ve senkron kontrol tarafından tetiklenir.
2. mandal giriş seviyesine duyarlıdır ve kablolama gecikmesinden etkilenir, bu nedenle çıkışın çapak üretmemesini sağlamak zordur;DFF'nin çapak üretme olasılığı daha düşüktür.
3, Mandal ve DFF oluşturmak için kapı devreleri kullanıyorsanız mandal, mandal için DFF'den daha üstün bir yer olan DFF'den daha az kapı kaynağı tüketir.Dolayısıyla ASIC'de mandal kullanmanın entegrasyonu DFF'ye göre daha yüksektir ancak FPGA'de bunun tersi doğrudur, çünkü FPGA'da standart bir mandal ünitesi yoktur ancak DFF ünitesi vardır ve bir LATCH'in gerçekleşmesi için birden fazla LE'ye ihtiyaç vardır.mandal seviye tetiklenir, bu da bir etkinleştirme ucuna sahip olmaya eşdeğerdir ve etkinleştirmeden sonra (etkinleştirme düzeyi sırasında) bir kabloya eşdeğerdir ve bu, şu şekilde değişir: Çıkış, çıkışa göre değişir.Etkin olmayan durumda, görülebilen ve flip-flop farkı olan orijinal sinyali korumaktır, aslında çoğu zaman mandal, ff'nin yerini tutmaz.
4, mandal son derece karmaşık statik zamanlama analizi haline gelecektir.
5, şu anda mandal yalnızca Intel'in P4 CPU'su gibi çok üst düzey devrelerde kullanılıyor.FPGA mandal ünitesine sahiptir, kayıt ünitesi bir mandal ünitesi olarak yapılandırılabilir, xilinx v2p kılavuzunda kayıt/mandal ünitesi olarak yapılandırılacaktır, ek xilinx yarım dilim yapı şemasıdır.Diğer FPGA modelleri ve üreticileri kontrole gitmedi.--Kişisel olarak, xilinx'in altera ile doğrudan eşleşebildiğini düşünüyorum, birkaç LE'nin bunu yapması daha fazla sorun olabilir, ancak xilinx cihazı değil, her dilim bu şekilde yapılandırılabilir, altera'nın tek DDR arayüzünde özel bir mandal ünitesi vardır, genellikle sadece Mandal tasarımında yüksek hızlı devre kullanılacaktır.altera'nın LE'si mandallı bir yapıya sahip değildir ve sp3 ve sp2e'yi kontrol edin ve diğerlerini kontrol etmeyin, kılavuz bu konfigürasyonun desteklendiğini söylüyor.Altera hakkındaki wangdian ifadesi doğrudur, altera'nın ff'si mandallayacak şekilde yapılandırılamaz, mandalı uygulamak için bir arama tablosu kullanır.
Genel tasarım kuralı şudur: Çoğu tasarımda mandaldan kaçının.Zamanlamanın bittiğini tasarlamanıza izin verecektir ve çok gizlidir, tecrübeli olmayanlar bulamaz.mandalın en büyük tehlikesi çapakları filtrelememektir.Bu devrenin bir sonraki seviyesi için son derece tehlikelidir.Bu nedenle D flip-flop yerini kullanabildiğiniz sürece mandal kullanmayın.