Ürün özellikleri

Intel, 3D çip ayrıntılarını açıklıyor: 100 milyar transistörü istifleme kapasitesine sahip, 2023'te piyasaya sürülmesi planlanıyor

3D yığılmış çip, CPU'ların, GPU'ların ve AI işlemcilerin yoğunluğunu önemli ölçüde artırmak için mantık bileşenlerini çipte istifleyerek Moore Yasasına meydan okumak için Intel'in yeni yönüdür.Çip süreçleri durma noktasına yaklaşırken performansı iyileştirmeye devam etmenin tek yolu bu olabilir.

Geçtiğimiz günlerde Intel, yarı iletken endüstrisi konferansı Hot Chips 34'te yaklaşan Meteor Lake, Arrow Lake ve Lunar Lake yongaları için 3D Foveros yonga tasarımının yeni ayrıntılarını sundu.

Son söylentiler, Intel'in GPU döşemesini/yonga setini TSMC 3nm düğümünden 5nm düğümüne geçirme ihtiyacı nedeniyle Intel'in Meteor Lake'inin erteleneceğini ileri sürdü.Intel, GPU için kullanacağı belirli düğüm hakkında henüz bilgi paylaşmasa da bir şirket temsilcisi, GPU bileşeni için planlanan düğümün değişmediğini ve işlemcinin 2023'te zamanında piyasaya sürülmesi yolunda ilerlediğini söyledi.

Dikkat çekici bir şekilde, Intel bu sefer Meteor Lake yongalarını oluşturmak için kullanılan dört bileşenden (CPU kısmı) yalnızca birini üretecek; diğer üçünü TSMC üretecek.Endüstri kaynakları GPU döşemesinin TSMC N5 (5nm süreci) olduğunu belirtiyor.

Intel, Intel'in 4 işlem düğümünü (7nm işlem) kullanacak ve ilk olarak altı büyük çekirdekli ve iki küçük çekirdekli mobil işlemci olarak piyasaya çıkacak olan Meteor Lake işlemcisinin en son görsellerini paylaştı.Meteor Lake ve Arrow Lake çipleri mobil ve masaüstü bilgisayar pazarlarının ihtiyaçlarını karşılarken, Lunar Lake ise 15W ve altı pazarı kapsayan ince ve hafif dizüstü bilgisayarlarda kullanılacak.

Paketleme ve ara bağlantılardaki ilerlemeler modern işlemcilerin çehresini hızla değiştiriyor.Her ikisi de artık temel süreç düğümü teknolojisi kadar önemli ve bazı açılardan tartışmasız daha önemli.

Intel'in Pazartesi günkü açıklamalarının çoğu, tüketici pazarına yönelik Meteor Lake, Arrow Lake ve Lunar Lake işlemcilerinin temeli olarak kullanılacak 3D Foveros paketleme teknolojisine odaklandı.Bu teknoloji, Intel'in küçük çipleri Foveros ara bağlantılarıyla birleşik bir temel çip üzerinde dikey olarak istiflemesine olanak tanır.Intel aynı zamanda Ponte Vecchio ve Rialto Bridge GPU'ları ve Agilex FPGA'leri için de Foveros'u kullanıyor; dolayısıyla bu, şirketin birçok yeni nesil ürününün temelini oluşturan teknoloji olarak değerlendirilebilir.

Intel daha önce düşük hacimli Lakefield işlemcileri için 3D Foveros'u piyasaya sürmüştü ancak 4 parçalı Meteor Lake ve neredeyse 50 parçalı Ponte Vecchio, şirketin bu teknolojiyle seri üretilen ilk çipleri.Arrow Lake'in ardından Intel, standartlaştırılmış bir arayüz kullanarak yonga seti ekosistemine girmesine olanak sağlayacak yeni UCI ara bağlantısına geçiş yapacak.

Intel, pasif Foveros ara katman/taban döşemesinin üzerine dört Meteor Lake yonga setini (Intel'in deyimiyle "karo/karo" olarak adlandırılır) yerleştireceğini açıkladı.Meteor Lake'teki taban karosu, bir anlamda SoC olarak değerlendirilebilecek Lakefield'daki taban karosundan farklıdır.3D Foveros paketleme teknolojisi aynı zamanda aktif bir ara katmanı da destekler.Intel, Foveros aracı katmanını üretmek için düşük maliyetli ve düşük güçle optimize edilmiş bir 22FFL işlemi (Lakefield ile aynı) kullandığını söylüyor.Intel aynı zamanda dökümhane hizmetleri için bu düğümün güncellenmiş 'Intel 16' versiyonunu da sunuyor, ancak Intel'in Meteor Lake taban döşemesinin hangi versiyonunu kullanacağı belli değil.

Intel, bu ara katmanda Intel 4 işlemlerini kullanarak bilgi işlem modülleri, G/Ç blokları, SoC blokları ve grafik blokları (GPU'lar) kuracaktır.Bu birimlerin tümü Intel tarafından tasarlandı ve Intel mimarisini kullanıyor ancak TSMC, bunlardaki G/Ç, SoC ve GPU bloklarını OEM olarak üretecek.Bu da Intel'in yalnızca CPU ve Foveros bloklarını üreteceği anlamına geliyor.

Endüstri kaynakları, G/Ç kalıbının ve SoC'nin TSMC'nin N6 sürecinde yapıldığını, tGPU'nun ise TSMC N5'i kullandığını sızdırıyor.(Intel'in G/Ç döşemesini 'G/Ç Genişletici' veya IOE olarak adlandırdığını belirtmekte fayda var)

Foveros yol haritasındaki gelecekteki düğümler 25 ve 18 mikronluk aralıkları içeriyor.Intel, gelecekte Hibrit Bağlantılı Ara Bağlantılar (HBI) kullanarak 1 mikronluk çıkıntı aralığına ulaşmanın teorik olarak mümkün olduğunu söylüyor.