XC7Z100-2FFG900I – Entegre Devreler, Gömülü, Çip Üzerinde Sistem (SoC)

Temel SoC mimarisi

Tipik bir çip üzerinde sistem mimarisi aşağıdaki bileşenlerden oluşur:
- En az bir mikrodenetleyici (MCU) veya mikroişlemci (MPU) veya dijital sinyal işlemcisi (DSP), ancak birden fazla işlemci çekirdeği olabilir.
- Bellek bir veya daha fazla RAM, ROM, EEPROM ve flash bellek olabilir.
- Zaman darbesi sinyalleri sağlamak için osilatör ve faz kilitli döngü devresi.
- Sayıcılar ve zamanlayıcılardan oluşan çevre birimleri, güç kaynağı devreleri.
- USB, FireWire, Ethernet, evrensel asenkron alıcı-verici ve seri çevresel arayüzler vb. gibi farklı bağlantı standartlarına yönelik arayüzler.
- Dijital ve analog sinyaller arasında dönüşüm için ADC/DAC.
- Gerilim regülasyon devreleri ve gerilim regülatörleri.
SoC'lerin sınırlamaları

Şu anda SoC iletişim mimarilerinin tasarımı nispeten olgunlaşmış durumda.Çoğu çip şirketi, çip üretimi için SoC mimarilerini kullanıyor.Bununla birlikte, ticari uygulamalar talimatların bir arada bulunmasını ve öngörülebilirliğini sürdürmeye devam ettikçe, çipe entegre edilen çekirdeklerin sayısı artmaya devam edecek ve veri yolu tabanlı SoC mimarilerinin artan bilgi işlem taleplerini karşılaması giderek zorlaşacaktır.Bunun başlıca tezahürleri şunlardır:
1. zayıf ölçeklenebilirlik.soC sistem tasarımı, donanım sistemindeki modülleri tanımlayan sistem gereksinimleri analiziyle başlar.Sistemin doğru çalışması için çip üzerindeki SoC'deki her fiziksel modülün konumu nispeten sabittir.Fiziksel tasarım tamamlandıktan sonra, etkili bir şekilde yeniden tasarım süreci olabilecek değişikliklerin yapılması gerekir.Öte yandan, veri yolu mimarisine dayalı SoC'ler, veri yolu mimarisinin doğasında olan hakemli iletişim mekanizması nedeniyle üzerlerine genişletilebilecek işlemci çekirdeği sayısı bakımından sınırlıdır, yani aynı anda yalnızca bir çift işlemci çekirdeği iletişim kurabilir.
2. Özel bir mekanizmaya dayalı bir veri yolu mimarisi ile SoC'deki her işlevsel modül, yalnızca veri yolunun kontrolünü ele geçirdikten sonra sistemdeki diğer modüllerle iletişim kurabilir.Genel olarak, bir modül iletişim için veri yolu tahkim haklarını elde ettiğinde, sistemdeki diğer modüller veri yolu serbest kalana kadar beklemek zorundadır.
3. Tek saat senkronizasyon sorunu.Veri yolu yapısı küresel senkronizasyon gerektirir, ancak süreç özelliği boyutu küçüldükçe, çalışma frekansı hızla artarak 10GHz'e daha sonra ulaştığında, bağlantı gecikmesinin neden olduğu etki o kadar ciddi olacaktır ki küresel bir saat ağacı tasarlamak imkansızdır. ve devasa saat ağı nedeniyle güç tüketimi, çipin toplam güç tüketiminin çoğunu kaplayacak.